

产品特性

- 32 位 ARM Cortex-M0+ 内核
 - 处理器版本: r0p1
 - 最高工作频率: 48MHz
 - 嵌套向量中断控制器(NVIC): 支持 1 通道 NMI(不可屏蔽中断)和 32 通道的外设中断, 能够设定 4 个中断优先级
 - 24 位系统定时器 (Sys Tick): 该系统定时器用于管理操作系统任务
 - 支持位带(Bit Band)操作
- 片上存储器
 - 闪存
 - 最大 128KB
 - 保护代码的加密功能
 - 支持读等待(0 个或者 1 个周期)
 - 片上 SRAM
 - 最大 8KB
- DMA 控制器 (2 通道)
 - DMA 控制器为 CPU 配备了 DMA 专用的总线, 可与 CPU 同时进行处理工作
 - 2 路可独立配置和操作的通道
 - 可根据软件或者内置外设功能的请求进行传输
 - 传输地址空间 :32 位 (4 GB)
 - 传输模式: 整块传输/突发传输/请求传输
 - 传输数据类型 : 字节/半字/字
 - 传输块个数 :1 ~ 16
 - 传输次数 :1 ~ 65536
- 多功能通讯串口 (最多同时 3 通道)

可从下列模式中选择每个通道的工作模式:

 - UART
 - 全双工双缓冲器
 - 可选择奇偶校验的有/无
 - 内建专用波特率发生器
 - 多种错误检测功能(奇偶校验错误、帧错误、溢出错误)
- 支持硬件流控制: 根据 CTS/RTS 自动控制数据收/发
- 支持波特率补偿
- SPI
 - 全双工双缓冲器
 - 内建专用波特率发生器
 - 溢出错误检测
 - 片选功能
 - 数据长度: 5 到 16 位
- I2C
 - 支持标准模式(最快 100 kbps)/高速模式(最快 400 kbps)
- A/D 转换器 (最多 16 通道)
 - 12 位 A/D 转换器
 - 逐次比较型
 - 采样/转换周期 ≥ 20 时钟周期, 转换速率达 1MBPS(M-bit per second).
 - 可选优先级转换模式或扫描转换模式
 - 内建 FIFO 用于存储转换结果
 - 单调的无失码的 12 位转化
 - 采样、保持时间和转换速率可调
 - 支持 16 路外部端口输入和 2 路内部信号源采样(OPA0/OPA1)
 - 窗口阈值比较功能
- 模拟电压比较器 (VC)
 - 1 通道端口电压监测
 - 可产生异步中断、支持低功耗唤醒功能
 - 支持迟滞电路以增强抗干扰能力
 - 可配置响应时间(16us-64ms)
 - 比较器输出可作为复合定时器输入
- 复合定时器 (最大: 4 通道)

可从以下模式中选择各通道的工作模式:

 - 16 位 PWM 模式
 - 16 位 PPG 模式
 - 16/32 位重载定时器模式
 - 16/32 位 PWC 模式
- 通用 IO 端口

本系列的引脚不用作外部总线或者外设功能时，可用作 I/O 口。另外，任何一个 I/O 口都可以搭载端口重定位功能，用于配置外设功能的设定。

- 快速 GPIO 支持单周期访问
- 每个端口可配置内置上拉电阻
- 每个端口可配置开漏输出
- 端口引脚电平可直接读取
- 端口重定位
- 部分引脚支持大电流输出 12 毫安

● 双定时器

双定时器由两个可编程的 32/16 位递减计数器构成。可从下列模式中选择定时器通道的工作模式：

- 自由运行模式
- 周期模式 (=重载模式)
- 单次模式

● TIMER4 (1 个单元)

TIMER4 由以下模块构成：

- 计数器单元 1 通道
 - 比较输出单元 6 通道(2 通道 x 3 单元)
 - ADC 启动触发单元 6 通道(1 通道 x 6 单元)
 - EMII 紧急输入单元 1 通道
- 使用以下功能可实现电机控制：
- PWM 信号输出功能
 - 死区定时器功能
 - A/D 转换器启动功能
 - EMII(电机紧急停止) 中断功能

● 外部中断控制器单元

- 外部中断输入引脚：最多 16 个
- 不可屏蔽中断(NMI)输入引脚：1 个

● 看门狗定时器(2 通道)

- 当达到超时值时，看门狗定时器产生中断或复位
 - 本系列有两种看门狗：硬件看门狗和软件看门狗
- “硬件”看门狗定时器使用内部低速 RC 振荡器，因此在停止模式以外的任何低功耗模式下都可以工作。

● 计时计数器

- 计时计数器可以在低功耗模式下唤醒系

统。

- 计时计数器的时钟源可以来自除 PLL 时钟外的任何时钟。

● 时钟/复位

– 时钟

五种时钟源可供选择 (二种外部振荡器，二种内部 RC 振荡器)

- 外部高速 OSC 振荡器：4MHz ~ 16 MHz
- 外部低速 OSC 振荡器：32.768 kHz
- 内部高速 RC 振荡器：4 MHz
- 内部低速 RC 振荡器：32 kHz
- 内部 PLL：高达 48MHz

– 复位

- RSTB 引脚复位
- 上电复位
- 软件复位
- 看门狗定时器复位
- 低电压检测复位
- 时钟监视器复位

● 时钟监视器

根据内部 RC 振荡器生成的时钟来监视外部时钟的异常

- 检测出外部振荡时钟故障(时钟停止)时，发生复位
- 检测出外部频率异常时，中断或复位有效

● 低电压检测(LVD)

本系列产品包含有两个低电压检测单元：LVD1 和 LVD2，用于检测 DVCC 电压。LVD 检测阈值可调，当电压低于阈值电压时，可根据配置产生中断或者复位。

● 运算放大器

- 本系列产品包含两单元运算放大器，可独立工作。

● 低功耗模式

有以下低功耗模式：

- 休眠模式(Sleep)
- 定时器模式(Timer)
- 停止模式(Stop)

● 外设时钟门控

- 可以通过门控不用的外设的操作时钟来降低系统功耗
- 调试接口
 - 串行线调试接口(SW-DP)
 - 微追踪缓存(MTB)
- 唯一识别码(Unique ID)
 - 每颗芯片都有固定的 80 位唯一识别码.
- 电源
 - 支持宽幅范围电压, DVCC 2.7V ~ 5.5V

支持型号

HC32M140KATA	HC32M140J8TA
HC32M140J8UA	HC32M140F8TA

声 明

- 华大半导体有限公司（以下简称：“HDSC”）保留随时更改、更正、增强、修改华大半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。HDSC 产品依据购销基本合同中载明的销售条款和条件进行销售。

- 用户对 HDSC 产品的选择和使用承担全部责任，用户将 HDSC 产品用于其自己或指定第三方产品上的，HDSC 不提供服务支持且不对此类产品承担任何责任。

- HDSC 在此确认未以明示或暗示方式授予任何知识产权许可。

- HDSC 产品的转售，若其条款与此处规定不同，HDSC 对此类产品的任何保修承诺无效。

- 任何带有“®”或“™”标识的图形或字样是 HDSC 的商标。所有其他在 HDSC 产品上显示的产品或服务名称均为其各自所有者的财产。

- 本通知中的信息取代并替换先前版本中的信息。

©2019 华大半导体有限公司 - 保留所有权利

目 录

产品特性.....	1
声 明.....	4
目 录.....	5
1. 简介	7
2. 产品阵容	8
2.1. 产品名称	8
2.2. 功能	9
3. 引脚配置	10
4. 引脚功能说明	13
5. I/O 电路类型	25
6. 使用注意事项	28
7. 框图	31
8. 存储区映射图	32
9. 引脚状态	36
10. 电气特性	39
10.1. 最大绝对额定值	39
10.2. 推荐工作条件	40
10.3. 直流特性	41
10.3.1. 电流特性	41
10.3.2. 引脚特性	44
10.4. 交流特性	45
10.4.1. 外部高速晶振特性	45
10.4.2. 外部低速晶振特性	46
10.4.3. 内建振荡器特性	47
10.4.4. PLL 特性	47
10.4.5. 复位输入特性	48
10.4.6. 上电复位时序	48
10.4.7. 复合定时器输入时序	49
10.4.8. 外部输入时序	50
10.4.9. UART/SPI 时序	51
10.4.10. I2C 时序	68
10.4.11. 串行线调试接口时序	69
10.5. 12 位 A/D 转换器	70
10.6. 模拟电压比较器	72
10.7. 运算放大器	73
10.8. 低电压检测特性	74
10.8.1. 低电压检测(LVD1/LVD2)	74
10.8.2. 低电压检测阈值表(LVD1/LVD2)	74
10.9. 闪存擦/写特性	75
10.10. 低功耗模式返回时间	76

10.10.1. 返回因子：中断/端口唤醒	76
10.10.2. 返回因子：复位	78
10.11. ESD 特性	79
11. 封装信息	80
11.1. 封装尺寸	80
11.2. 丝印说明	85
12. 订购信息	86
13. 版本记录 & 联系方式	87

1. 简介


HC32M140 系列产品为华大半导体研制的 32bit 基于 ARM-Cortex M0+ 的 MCU，与传统的 CPU 内核相比，效率更高，功耗更低。更宽的工作电压范围，可同时支持 3V、5V 系统。集成 TIMER4、异步串口、SPI、I²C、12 位高速 ADC、运算放大器、电压比较器等丰富的外设资源。本产品是华大半导体在 M0+ 平台上的第一颗 5V 电压产品。

典型应用

- 电机控制：无人机电机调速器、电动自行车、变频风扇、油烟机、空气净化器、电动工具；
- 压缩机控制：冰箱压缩机控制。

2. 产品阵容

2.1. 产品名称



2.2. 功能


产品名称		HC32M140F8TA	HC32M140J8TA HC32M140J8UA	HC32M140KATA		
引脚数		32	48	64		
CPU	内核	Cortex-M0+				
	频率	48MHz				
电源电压范围		2.7 V ~ 5.5 V				
DMAC		2 通道				
TIMER4		1 单元				
监视定时器		1 通道(软件监视定时器) + 1 通道(硬件监视定时器)				
外部中断		16 通道(最多)				
I/O 口		26	41	55		
12 位 A/D 转换器		12 通道(最多)	16 通道(最多)			
运算放大器		2 单元				
电压比较器		1 单元				
时钟异常检测功能		支持				
低压检测功能(LVD)		2 单元				
内置 RC	高速	4MHz ($\pm 2\%$)				
	低速	32 KHz				
外部晶振	主晶振	4~16MHz				
	副晶振	32.768KHz				
锁相环(PLL)		2~12 x				
调试功能		SWD				

注意

- 每种产品对应的功能详情参考“订购信息”和“引脚配置”。


3. 引脚配置

HC32M140KATA



注意：


- 引脚名称(例如 XXX_1, XXX_2)中下划线("_)后面的数字是重定位端口号。
- 有多个引脚可为同一路通道提供同一功能。使用扩展功能引脚设定寄存器(FN_SELx)选择引脚。



注意：

- 引脚名称(例如 XXX_1, XXX_2)中下划线("_)后面的数字是重定位端口号。
- 有多个引脚可为同一路通道提供同一功能。使用扩展功能引脚设定寄存器(FN_SELx)选择引脚。

HC32M140F8TA



注意：

- 引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字是重定位端口号。
- 有多个引脚可为同一路通道提供同一功能。使用扩展功能引脚设定寄存器(FN_SELx)选择引脚。

4. 引脚功能说明

引脚号码说明

关于该引脚上的外设功能是否存在，以引脚配置为准，引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字是重定位端口号；有多个引脚可为同一路通道提供同一功能；使用扩展功能引脚设定寄存器(FN_SELx)选择引脚。

64	48	32	NAME	I/O 电路类型	引脚状态类型
1	-	-	DVCC		
2	-	-	P00 INT00_2 RTS6_1	B	B
3	-	-	P01 INT01_2 SCS62_1	B	B
4	-	-	P02 INT02_2 SCS61_1	B	B
5	1	-	P03 INT00_1 SCS60_1	B	B
6	2	-	P04 INT01_1 SCK6_1	B	B
7	3	-	P05 INT02_1 SOT6_1	B	B
8	4	-	P06 INT03_1 SIN6_1	C	B
9	5	1	P07 ADTG_1 EMII0 SCS50_0 NMIX	C	B
10	6	2	P10 INT00_0 CAOUT SCK5_0	C	B

64	48	32	NAME	I/O 电路类型	引脚状态类型
11	7	3	P11 INT01_0 VC_INP SOT5_0	A	B
12	8	4	P12 INT02_0 VC_INM SIN5_0	A	B
13	9	5	RSTB	F	H
14	10	6	P13 XLI SOT5_2	G	A
15	11	7	P14 XLO SIN5_2	G	A
16	12	8	DVSS		
17	13	9	P15 XHO	G	A
18	14	10	P16 XHI	G	A
19	15	11	P20 MD	E	I
20	16	-	P21 INT04_1 SCK4_1 TIOA3_1	B	B
21	17	-	P22 INT05_1 SOT4_1 TIOB3_1	B	B
22	18	-	P23 INT06_1 SIN4_1 TIOB2_1	B	B
23	19	-	P24 INT07_1 CTS4_1 TIOA2_1	B	B
24	-	-	P25 INT03_2 RTS4_1	B	B

64	48	32	NAME	I/O 电路类型	引脚状态类型
25	-	-	P26 INT04_2 SCS41_1	B	B
26	-	-	P27 INT05_2 SCS40_1	B	B
27	20	12	P30 SWCLK SIN4_0 TIOB3_0	B	B
28	21	13	P31 SWDIO SOT4_0 TIOA3_0	B	B
29	22	14	P32 INT03_0 SCK4_0 TIOA2_2	B	B
30	23	15	DVSS	-	-
31	-	-	AVSS	-	-
32	24	16	VDD	-	-
33	25	17	DVCC	-	-
34	-	-	AVCC	-	-
35	26	18	P40 ADTG_0 OPAPO CTS4_0 TIOB2_0	A	B
36	27	19	P41 OPAM0 RTS4_0 TIOA2_0	B	B
37	28	20	P42 OPAO0 SCS41_0 TIOB1_0	B	B
38	29	21	P43 INT04_0 A0 SCS40_0 TIOA1_0	A	B

64	48	32	NAME	I/O 电路类型	引脚状态类型
39	30	22	P44 INT05_0 A1 OPAP1	A	B
40	31	23	P45 INT06_0 A2 OPAM1 TIOB0_0	A	B
41	32	24	P46 INT07_0 A3 OPAO1 TIOA0_0	A	B
42	33	-	P47 INT08_1 A4 TIOB0_1	A	B
43	34	-	P50 INT09_1 A5 TIOA0_1	A	B
44	35	-	P51 INT10_1 A6 TIOB1_1	A	B
45	36	-	P52 INT11_1 A7 TIOA1_1	A	B
46	-	-	P53 INT06_2	B	B
47	-	-	P54 INT07_2	D	B
48	-	-	P55 INT08_2	D	B

64	48	32	NAME	I/O 电路类型	引脚状态类型
49	37	25	P60 INT08_0 A8 EXCK0_0 CTS6_0 TIOB1_2	A	B
50	38	26	P61 INT09_0 A9 Averf RTS6_0 TIOB2_2	A	B
51	39	-	P62 INT12_1 SCS50_1 TIOB0_2	B	B
52	40	-	P63 INT13_1 SCK5_1 TIOA0_2	B	B
53	41	-	P64 INT14_1 SOT5_1	B	B
54	42	-	P65 INT15_1 EXCK0_1 SIN5_1 IRCO_1	B	B
55	-	-	P66 INT09_2	B	B
56	-	-	P67 INT10_2 IRCO_2	B	B
57	43	27	P70 INT10_0 A10 PWM00 SCK6_0	A	B

64	48	32	NAME	I/O 电路类型	引脚状态类型
58	44	28	P71 INT11_0 A11 PWM01 SOT6_0	A	B
59	45	29	P72 INT12_0 A12 PWM02 SIN6_0	A	B
60	46	30	P73 INT13_0 A13 PWM03 SCS62_0 IRCO_0	A	B
61	47	31	P74 INT14_0 A14 PWM04 SCS61_0	A	B
62	48	32	P75 INT15_0 A15 PWM05 SCS60_0	A	B
63	-	-	P76 INT11_2 CTS6_1	B	B
64	-	-	DVSS	-	-

模块信号说明

关于该引脚上的外设功能是否存在，以引脚配置为准；引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字是重定位端口号；有多个引脚可为同一路通道提供同一功能；使用扩展功能引脚寄存器(FN_SELx)选择引脚。

模块	引脚名称	功能描述	64	48	32
A/D 转换器	A0	A/D 转换器模拟输入引脚 Axx 是指 ADC 的通道 xx.	38	29	21
	A1		39	30	22
	A2		40	31	23
	A3		41	32	24
	A4		42	33	-
	A5		43	34	-
	A6		44	35	-
	A7		45	36	-
	A8		49	37	25
	A9		50	38	26
	A10		57	43	27
	A11		58	44	28
	A12		59	45	29
	A13		60	46	30
	A14		61	47	31
	A15		62	48	32
	Avref	A/D 参考电压输入	50	38	26
复合定时器 0	TIOA0_0	复合定时器通道 0 的 TIOA 引脚	41	32	24
	TIOA0_1		43	34	-
	TIOA0_2		52	40	-
	TIOB0_0	复合定时器通道 0 的 TIOB 引脚	40	31	23
	TIOB0_1		42	33	-
	TIOB0_2		51	39	-
复合定时器 1	TIOA1_0	复合定时器通道 1 的 TIOA 引脚	38	29	21
	TIOA1_1		45	36	-
	TIOB1_0	复合定时器通道 1 的 TIOB 引脚	37	28	20
	TIOB1_1		44	35	-
	TIOB1_2		49	37	25
复合定时器 2	TIOA2_0	复合定时器通道 2 的 TIOA 引脚	36	27	19
	TIOA2_1		23	19	-
	TIOA2_2		29	22	14
	TIOB2_0	复合定时器通道 2 的 TIOB 引脚	35	26	18
	TIOB2_1		22	18	-

模块	引脚名称	功能描述	64	48	32
	TIOB2_2		50	38	26
复合定时器 3	TIOA3_0	复合定时器通道 3 的 TIOA 引脚	28	21	13
	TIOA3_1		20	16	-
	TIOB3_0	复合定时器通道 3 的 TIOB 引脚	27	20	12
	TIOB3_1		21	17	-
TIMER4	EMII0	电机紧急停止请求输入	9	5	1
	EXCK0_0	计数器外部时钟输入	49	37	25
	EXCK0_1		54	42	-
	PWM00	电机控制 PWM 输出通道 0	57	43	27
	PWM01	电机控制 PWM 输出通道 1	58	44	28
	PWM02	电机控制 PWM 输出通道 2	59	45	29
	PWM03	电机控制 PWM 输出通道 3	60	46	30
	PWM04	电机控制 PWM 输出通道 4	61	47	31
	PWM05	电机控制 PWM 输出通道 5	62	48	32
调试器	SWCLK	串行线调试接口时钟输入	27	20	12
	SWDIO	串行线调试接口数据输入/输出	28	21	13
GPIO 中断	INT00_0	端口中断请求通道 00 输入引脚	10	6	2
	INT00_1		5	1	-
	INT00_2		2	-	-
	INT01_0	端口中断请求通道 01 输入引脚	11	7	3
	INT01_1		6	2	-
	INT01_2		3	-	-
	INT02_0	端口中断请求通道 02 输入引脚	12	8	4
	INT02_1		7	3	-
	INT02_2		4	-	-
	INT03_0	端口中断请求通道 03 输入引脚	29	22	14
	INT03_1		8	4	-
	INT03_2		24	-	-
	INT04_0	端口中断请求通道 04 输入引脚	38	29	21
	INT04_1		20	16	-
	INT04_2		25	-	-
	INT05_0	端口中断请求通道 05 输入引脚	39	30	22
	INT05_1		21	17	-
	INT05_2		26	-	-
	INT06_0	端口中断请求通道 06 输入引脚	40	31	23
	INT06_1		22	18	-
	INT06_2		46	-	-
	INT07_0	端口中断请求通道 07 输入引脚	41	32	24



模块	引脚名称	功能描述	64	48	32
GPIO	INT07_1	端口中断请求通道 08 输入引脚	23	19	-
	INT07_2		47	-	-
	INT08_0		49	37	25
	INT08_1		42	33	-
	INT08_2		48	-	-
	INT09_0	端口中断请求通道 09 输入引脚	50	38	26
	INT09_1		43	34	-
	INT09_2		55	-	-
	INT10_0	端口中断请求通道 10 输入引脚	57	43	27
	INT10_1		44	35	-
	INT10_2		56	-	-
	INT11_0	端口中断请求通道 11 输入引脚	58	44	28
	INT11_1		45	36	-
	INT11_2		63	-	-
	INT12_0	端口中断请求通道 12 输入引脚	59	45	29
	INT12_1		51	39	-
	INT13_0	端口中断请求通道 13 输入引脚	60	46	30
	INT13_1		52	40	-
	INT14_0	端口中断请求通道 14 输入引脚	61	47	31
	INT14_1		53	41	-
	INT15_0	端口中断请求通道 15 输入引脚	62	48	32
	INT15_1		54	42	-
	NMIX	不可屏蔽中断输入引脚	9	5	1
GPIO	P00	通用输入输出端口 0	2	-	-
	P01		3	-	-
	P02		4	-	-
	P03		5	1	-
	P04		6	2	-
	P05		7	3	-
	P06		8	4	-
	P07		9	5	1
	P10	通用输入输出端口 1	10	6	2
	P11		11	7	3
	P12		12	8	4
	P13		14	10	6
	P14		15	11	7
	P15		17	13	9
	P16		18	14	10

模块	引脚名称	功能描述	64	48	32
通用输入输出端口 2	P20		19	15	11
	P21		20	16	-
	P22		21	17	-
	P23		22	18	-
	P24		23	19	-
	P25		24	-	-
	P26		25	-	-
	P27		26	-	-
通用输入输出端口 3	P30		27	20	12
	P31		28	21	13
	P32		29	22	14
通用输入输出端口 4	P40		35	26	18
	P41		36	27	19
	P42		37	28	20
	P43		38	29	21
	P44		39	30	22
	P45		40	31	23
	P46		41	32	24
	P47		42	33	-
通用输入输出端口 5	P50		43	34	-
	P51		44	35	-
	P52		45	36	-
	P53		46	-	-
	P54		47	-	-
	P55		48	-	-
通用输入输出端口 6	P60		49	37	25
	P61		50	38	26
	P62		51	39	-
	P63		52	40	-
	P64		53	41	-
	P65		54	42	-
	P66		55	-	-
	P67		56	-	-
通用输入输出端口 7	P70		57	43	27
	P71		58	44	28
	P72		59	45	29
	P73		60	46	30
	P74		61	47	31


模块	引脚名称	功能描述	64	48	32
低功耗多功能串口 4	P75		62	48	32
	P76		63	-	-
	SIN4_0	低功耗多功能串口通道 4 输入引脚	27	20	12
	SIN4_1		22	18	-
	SOT4_0	低功耗多功能串口通道 4 输出引脚. 当 UART/SPI 功能时用作 SOT 引脚, 当 I2C 功能时用作 SDA 引脚	28	21	13
	SOT4_1		21	17	-
	SCK4_0	低功耗多功能串口通道 4 时钟输入/输出引脚. 当 SPI 功能时用作 SCK 引脚, 当 I2C 功能时用作 SCL 引脚	29	22	14
	SCK4_1		20	16	-
	SCS40_0	低功耗多功能串口通道 4 片选控制 0 输入/输出引脚	38	29	21
	SCS40_1		26	-	-
	SCS41_0	低功耗多功能串口通道 4 片选控制 1 输入/输出引脚	37	28	20
	SCS41_1		25	-	-
	CTS4_0	低功耗多功能串口通道 4 的 CTS 输入引脚	35	26	18
	CTS4_1		23	19	-
	RTS4_0	低功耗多功能串口通道 4 的 RTS 输出引脚	36	27	19
	RTS4_1		24	-	-
低功耗多功能串口 5	SIN5_0	低功耗多功能串口通道 5 输入引脚	12	8	4
	SIN5_1		54	42	-
	SIN5_2		15	11	7
	SOT5_0	低功耗多功能串口通道 5 输出引脚. 当 UART/SPI 功能时用作 SOT 引脚, 当 I2C 功能时用作 SDA 引脚.	11	7	3
	SOT5_1		53	41	-
	SOT5_2		14	10	6
	SCK5_0	低功耗多功能串口通道 5 时钟输入/输出引脚. 当 SPI 功能时用作 SCK 引脚, 当 I2C 功能时用作 SCL 引脚	10	6	2
	SCK5_1		52	40	-
	SCS50_0	低功耗多功能串口通道 5 片选控制 0 输入/输出引脚	9	5	1
	SCS50_1		51	39	-
低功耗多功能串口 6	SIN6_0	低功耗多功能串口通道 6 输入引脚	59	45	29
	SIN6_1		8	4	-
	SOT6_0	低功耗多功能串口通道 6 输出引脚. 当 UART/SPI 功能时用作 SOT 引脚, 当 I2C 功能时用作 SDA 引脚.	58	44	28
	SOT6_1		7	3	-
	SCK6_0	低功耗多功能串口通道 6 时钟输入/输出引脚. 当 SPI 功能时用作 SCK 引脚, 当 I2C 功能时用作 SCL 引脚.	57	43	27
	SCK6_1		6	2	-
	CTS6_0	低功耗多功能串口通道 6 的 CTS 输入引脚	49	37	25
	CTS6_1		63	-	-

模块	引脚名称	功能描述	64	48	32
串行通信	RTS6_0	低功耗多功能串口通道 6 的 RTS 输出引脚	50	38	26
	RTS6_1		2	-	-
	SCS60_0	低功耗多功能串口通道 6 片选控制 0 输入/输出引脚.	62	48	32
	SCS60_1		5	1	-
	SCS61_0	低功耗多功能串口通道 6 片选控制 1 输入/输出引脚.	61	47	31
	SCS61_1		4	-	-
	SCS62_0	低功耗多功能串口通道 6 片选控制 2 输入/输出引脚.	60	46	30
	SCS62_1		3	-	-
运算放大器	OPAP0	运算放大器通道 0 输入, 输出	35	26	18
	OPAM0		36	27	19
	OPAO0		37	28	20
	OPAP1	运算放大器通道 1 输入, 输出	39	30	22
	OPAM1		40	31	23
	OPAO1		41	32	24
模拟电压比较器	VC_INP	电压比较器模拟输入引脚	11	7	3
	VC_INM		12	8	4
	CAOUT	电压比较器比较结果输出引脚	10	6	2
复位	RSTB	端口复位输入引脚。当输入电平为低的时候, 复位有效	13	9	5
模式	MD	模式选择引脚。当输入电平为低时, 选择正常工作模式; 当输入电平为高时, 选择闪存串行编程模式	19	15	11
电源	DVCC	电源引脚	33	25	17
	DVCC		1	-	-
	AVCC		34	-	-
接地	DVSS	接地引脚	16	12	8
	DVSS		30	23	15
	DVSS		64	-	-
	AVSS		31	-	-
时钟	XHI	端口高速晶振回路引脚	18	14	10
	XHO		17	13	9
	XLI	端口低速晶振回路引脚	14	10	6
	XLO		15	11	7
	IRCO_0	内部高速振荡时钟输出引脚	60	46	30
	IRCO_1		54	42	-
	IRCO_2		56	-	-
滤波电容	VDD	内部数字电路供电稳定电容引脚	32	24	16

5. I/O 电路类型

类型	电路	备注
A	 <p>数字输出 上拉电阻控制 待机控制 模拟输入 输入控制 LCD显示输出 LCD控制</p>	<ul style="list-style-type: none"> CMOS 电平输出 CMOS 电平施密特迟滞输入 模拟输入 液晶显示输出 带上拉电阻控制 带待机模式控制 上拉电阻大约 $52\text{ k}\Omega$ $I_{OH} = -5\text{ mA}$, $I_{OL} = 5\text{ mA}$ 可选开漏输出 当用作 PC 功能引脚时, 数字输出 P-ch 管处于关闭状态
B	 <p>数字输出 上拉电阻控制 待机控制 LCD输出 LCD控制</p>	<ul style="list-style-type: none"> CMOS 电平输出 CMOS 电平施密特迟滞输入 液晶显示输出 带上拉电阻控制 带待机模式控制 上拉电阻大约 $52\text{ k}\Omega$ $I_{OH} = -5\text{ mA}$, $I_{OL} = 5\text{ mA}$ 可选开漏输出 当用作 I²C 功能引脚时, 数字输出 P-ch 管处于关闭状态

类型	电路	备注
C	<p>该图展示了引脚 C 的内部连接。上方是两个 P-ch MOS 管的漏极，通过上拉电阻连接到电源。下方是两个 N-ch MOS 管的漏极，通过上拉电阻连接到电源。中间是一个反相器，其输入接至一个带上拉电阻的数字输入端，输出接至待机控制逻辑。待机控制逻辑的输出驱动一个 P-ch MOS 管，该管的漏极与液晶控制引脚相连，源极接至地。液晶供电引输入也连接到液晶控制引脚。</p>	<ul style="list-style-type: none"> CMOS 电平输出 CMOS 电平施密特迟滞输入 液晶供电输入 带上拉电阻控制 带待机模式控制 上拉电阻大约 $52\text{ k}\Omega$ $I_{OH} = -5\text{ mA}$, $I_{OL} = 5\text{ mA}$ 可选开漏输出 当用作 I²C 功能引脚时，数字输出 P-ch 管处于关闭状态
D	<p>该图展示了引脚 D 的内部连接。上方是两个 P-ch MOS 管的漏极，通过上拉电阻连接到电源。下方是两个 N-ch MOS 管的漏极，通过上拉电阻连接到电源。中间是一个反相器，其输入接至一个带上拉电阻的数字输入端，输出接至待机控制逻辑。待机控制逻辑的输出驱动一个 P-ch MOS 管，该管的漏极与液晶控制引脚相连，源极接至地。液晶供电引输入也连接到液晶控制引脚。</p>	<ul style="list-style-type: none"> CMOS 电平输出 CMOS 电平施密特迟滞输入 带上拉电阻控制 带待机模式控制 上拉电阻大约 $52\text{ k}\Omega$ $I_{OH} = -5\text{ mA}$, $I_{OL} = 5\text{ mA}$ 可选开漏输出 当用作 I²C 功能引脚时，数字输出 P-ch 管处于关闭状态
E	<p>该图展示了引脚 E 的内部连接。上方是两个 P-ch MOS 管的漏极，通过上拉电阻连接到电源。下方是两个 N-ch MOS 管的漏极，通过上拉电阻连接到电源。中间是一个反相器，其输入接至一个带上拉电阻的数字输入端，输出接至待机控制逻辑。待机控制逻辑的输出驱动一个 P-ch MOS 管，该管的漏极与液晶控制引脚相连，源极接至地。液晶供电引输入也连接到液晶控制引脚。</p>	<ul style="list-style-type: none"> CMOS 电平施密特迟滞输入 内部下拉 液晶显示输出

F	 <p>上拉电阻</p> <p>数字输入</p>	<ul style="list-style-type: none"> CMOS 电平施密特迟滞输入 上拉电阻大约 $52\text{ k}\Omega$
G	 <p>数字输出</p> <p>数字输出</p> <p>上拉电阻控制</p> <p>数字输入</p> <p>待机控制</p> <p>晶振输入输出</p>	<ul style="list-style-type: none"> CMOS 电平输出 CMOS 电平施密特迟滞输入 晶振输入输出 带上拉电阻控制 带待机模式控制 上拉电阻大约 $52\text{ k}\Omega$ $I_{OH} = -5\text{ mA}$, $I_{OL} = 5\text{ mA}$ 可选开漏输出 作 I_C 功能引脚时, 数字输出 P-ch 管处于关闭状态

6. 使用注意事项

电源引脚

若产品有多个 DVCC, DVSS 引脚, 为防止器件设计时因闩锁等产生误动作, 可把器件内同一电位上的引脚相互连接; 为防止因额外的辐射或者地线的上升致使选通信号发生误动作, 请务必把这些引脚与外部电源或地线连接, 以符合总输出电流的额定。

另外, 在电源和本器件的 DVCC, DVSS 引脚间考虑连接尽可能低的电阻。此外, 推荐在本器件附近的 DVCC 和 DVSS 引脚间连接一个约 $0.1\mu F$ 的陶瓷旁路电容。

稳定供电电源

即使波动的供电电压在推荐的电压范围内, 快速抖动的供电电压也可能导致故障的发生。为保证电压的稳定性, 在市电工频(50Hz/60Hz)范围内, 以抑制电压的波动范围不超过推荐值 DVCC 的 10% 范围, 要求开启供电的瞬间, 瞬时波动比率不超过 $0.1 V/\mu s$ 。

晶振电路

晶振引脚 XHI/XHO 和 XLI/XLO 附近的噪声可能导致器件故障的发生。在设计印刷电路板时, 引脚、晶振及至地线的旁路电容的距离要尽可能的靠近。


强烈建议设计时地线应环绕 XHI/XHO, XLI/XLO 引脚, 这样印刷电路板才能够稳定工作。

客户在选择外部晶振时, 很有必要做板级评估你所使用的晶振的振荡特性。

使用外部时钟

当使用外部时钟作为高速时钟时，选择 XHI 输入，可将引脚 XHO 用作其他功能。

当使用外部时钟作为低速时钟时，选择 XLI 输入，可将引脚 XLO 用作其他功能。



多功能串行引脚用作 I2C 引脚时的注意事项


如果多功能串行引脚用作 I2C 引脚，始终禁止数字输出 P-ch 晶体管。但是，I2C 引脚需要如其它引脚一样保持电气特性，断电后无需与外部 I2C 总线系统连接。

模式引脚(MODE)

模式引脚(MODE)直接与 DVCC 引脚/DVSS 引脚连接。为防止模式引脚电平变化及重写闪存数据引起上拉/下拉或者并防止器件因噪声而意外进入测试模式，设计电路板时上拉/下拉电阻要尽量小，模式引脚与 DVCC 引脚/DVSS 引脚的距离要尽量的短，而且所连接的电阻要尽可能小。

滤波电容引脚

本系列内置调节器，VDD 引脚始终连接 4.7 μ F 左右的旁路电容供调节器使用。



串行通信

串行通信时受噪声或其他因素影响可能接收到不正确的数据。因此，请设计能降噪的电路板。

考虑到受噪声影响而接收到不正确的数据，应在数据末尾添加数据校验等错误检测措施。检测出错误后，重新发送数据。

不同容量的存储器产品间及 FLASH 产品和 MASK 产品的特性差异

因为芯片布设和存储器构造的差异，不同容量的存储器产品间及 FLASH 产品和 MASK 产品的电气特性(功耗、ESD、闩锁、噪声特性、振荡特性等)也不同。

用户要使用同一系列的其它产品时，须评估其电气特性。

使用调试引脚时注意事项

当调试引脚(SWDIO/SWCLK)设置为 GPIO 或者其他外设功能时，将他们设置为只能输出，严禁设置为输入引脚功能。

7. 框图





图 7-1 功能模块

8. 存储区映射图

存储区映射图A

0xFFFF_FFFF	保留
0xF800_8000	单周期IO
0xF800_0000	保留
0xF000_2000	数据监测与追踪
0xF000_1000	CM0+ Coresight微追踪模块
0xF000_0000	CM0+专用外设资源区
0xE000_0000	保留
0x4400_0000	32MByte位带别名区
0x4200_0000	外设资源区
0x4000_0000	保留
0x2400_0000	32MByte位带别名区
0x2200_0000	保留
0x2000_2000	SRAM (最大8KByte)
0x2000_0000	保留
0x0010_0008	用户数据区
0x0010_0004	闪存加密码区
0x0010_0000	保留
0x000F_FFFF	闪存区 (最大128KByte)
0x0002_0000	保留
0x0001_FFFF	
0x0000_0000	

存储区映射图B



注意:

- 关于闪存详情, 参考用户手册“闪存”章节。

外设地址映射

起始地址	结束地址	总线	外设功能
0x4000_0000	0x4000_01FF	AHB	闪存控制器
0x4000_0200	0x4000_0FFF		唯一识别码
0x4000_1000	0x4000_FFFF		保留
0x4001_0000	0x4001_0FFF	APB0	时钟/复位控制
0x4001_1000	0x4001_1FFF		硬看门狗定时器
0x4001_2000	0x4001_2FFF		软看门狗定时器
0x4001_3000	0x4001_4FFF		保留
0x4001_5000	0x4001_5FFF		双定时器
0x4001_6000	0x4001_FFFF		保留
0x4002_0000	0x4002_4FFF		TIMER4
0x4002_5000	0x4002_5FFF	APB1	复合定时器
0x4002_6000	0x4002_6FFF		保留
0x4002_7000	0x4002_7FFF		A/D转换器
0x4002_8000	0x4002_DFFF		保留
0x4002_E000	0x4002_EFFF		时钟特性配置寄存器
0x4002_F000	0x4002_FFFF		保留
0x4003_0000	0x4003_0FFF		端口中断控制器
0x4003_1000	0x4003_1FFF		中断源监视单元
0x4003_2000	0x4003_2FFF		保留
0x4003_3000	0x4003_3FFF		端口控制(PORT)
0x4003_4000	0x4003_4FFF		保留
0x4003_5000	0x4003_57FF		低电压检测
0x4003_5800	0x4003_5FFF		保留
0x4003_6000	0x4003_6FFF		保留
0x4003_7000	0x4003_7FFF		多功能通讯串口
0x4003_8000	0x4003_8FFF		保留
0x4003_9000	0x4003_9FFF		保留
0x4003_A000	0x4003_AFFF		计时计数器
0x4003_B000	0x4003_BFFF		保留
0x4003_C000	0x4003_C0FF		保留
0x4003_C100	0x4003_C1FF		外设时钟停止门控
0x4003_C200	0x4003_C2FF		保留
0x4003_C300	0x4003_C3FF		模拟电压比较器

0x4003_C400	0x4003_C7FF	AHB	运算放大器
0x4003_C800	0x4003_FFFF		保留
0x4004_0000	0x4004_FFFF		保留
0x4005_0000	0x4005_FFFF		保留
0x4006_0000	0x4006_0FFF		DMAC
0x4006_1000	0x41FF_FFFF		保留

9. 引脚状态

引脚状态术语释义如下：

- SPLV=0
低功耗模式控制寄存器(LPM_CTL)的待机引脚电平设定位(SPLV)置”0”的状态
- SPLV=1
低功耗模式控制寄存器(LPM_CTL)的待机引脚电平设定位(SPLV)置”1”的状态
- 输入使能
输入功能可用的状态
- 内部输入固定为”0”
输入功能处于不可使用状态，内部输入固定为”L”
- Hi-Z
将输出驱动用晶体管置于驱动禁止状态、引脚置于 Hi-Z 状态
- 设定禁止
不可设定
- 保持之前状态
保持转换到本模式前的状态

如果内置的外设功能正在运行，则遵从该外设功能

如果用作端口时，保持该状态
- 模拟输入使能
允许模拟输入
- 选择 GPIO 功能
在深度休眠待机模式下，端口切换到通用 IO 的状态(该状态取决于之前对 GPIO 的配置)
- 输出 “L”
引脚输出 “L” 到芯片外
- 上拉
内部上拉电阻有效

引脚状态一览表

引脚状态 类型	功能组 名称	上电复位 状态	非上电复位的 复位状态	运行模式或休眠 模式状态	定时器模式或停止模式状态	
		-	-	-	SPLV = 0	SPLV = 1
A	选择晶振 IO	Hi-Z/ 输入使能	Hi-Z/ 输入使能	Hi-Z/ 输入使能	Hi-Z/ 输入使能	Hi-Z/ 输入使能
	选择外设	设定禁止	设定禁止	保持之前状态	保持之前状态	Hi-Z /内部输入固定 为"0"
	选择 GPIO					
B	选择模拟 IO	设定禁止	设定禁止	Hi-Z /内部输入固 定为"0"/模拟输入 使能	Hi-Z /内部输入固 定为"0"/模拟输入使能	Hi-Z /内部输入固 定为"0"/模拟输入使能
	选择端口中断					
	选择其他外设			保持之前状态	保持之前状态	Hi-Z /内部输入固 定为"0"
	选择 GPIO	Hi-Z	Hi-Z			
C	选择模拟 IO	设定禁止	设定禁止	Hi-Z /内部输入固 定为"0"/模拟输入 使能	Hi-Z /内部输入固 定为"0"/模拟输入使能	Hi-Z /内部输入固 定为"0"/模拟输入使能
	选择 WUKP					
	选择端口中断			保持之前状态	保持之前状态	保持之前状态
	选择其他外设					
	选择 GPIO	Hi-Z	Hi-Z			
D	选择端口中断	设定禁止	设定禁止	保持之前状态	保持之前状态	保持之前状态
	选择其他外设					Hi-Z /内部输入固 定为"0"
	选择 GPIO	Hi-Z	Hi-Z			
E	选择模拟 IO	设定禁止	设定禁止	Hi-Z /内部输入固 定为"0"/模拟输入 使能	Hi-Z /内部输入固 定为"0"/模拟输入使能	Hi-Z /内部输入固 定为"0"/模拟输入使能
	选择 WUKP					
	选择 NMIX			保持之前状态	保持之前状态	保持之前状态
	选择其他外设					
	选择 GPIO	Hi-Z	Hi-Z			
F	选择外设	设定禁止	设定禁止	保持之前状态	保持之前状态	Hi-Z /内部输入固 定为"0"
	选择 GPIO	Hi-Z	Hi-Z			
G	串行调试接口	Hi-Z	上拉/ 输入使能	保持之前状态	保持之前状态	保持之前状态
	选择模拟 IO	设定禁止	设定禁止	Hi-Z /内部输入固 定为"0"/模拟输入 使能	Hi-Z /内部输入固 定为"0"/模拟输入使能	Hi-Z /内部输入固 定为"0"/模拟输入使能
	选择其他外设					
	选择 GPIO			保持之前状态	保持之前状态	Hi-Z /内部输入固 定为"0"

H	RSTB 引脚	上拉/ 输入使能	上拉/ 输入使能	上拉/ 输入使能	上拉/ 输入使能	上拉/ 输入使能
I	MD 引脚	输入使能	输入使能	输入使能	输入使能	输入使能
J	仅 GPIO	Hi-Z	Hi-Z	保持之前状态	保持之前状态	输出"0" / 内部输入固定为"0"
K	选择模拟 IO	设定禁止	设定禁止	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能
	选择其他外设			保持之前状态	保持之前状态	Hi-Z / 内部输入固定为"0"
	选择 GPIO	Hi-Z	Hi-Z			
L	选择模拟 IO	设定禁止	设定禁止	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能
	选择 WUKP					保持之前状态
	选择其他外设			保持之前状态	保持之前状态	Hi-Z / 内部输入固定为"0"
	选择 GPIO	Hi-Z	Hi-Z			
M	选择模拟 IO	设定禁止	设定禁止	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能	Hi-Z / 内部输入固定为"0" / 模拟输入使能
	选择端口中断					保持之前状态
	选择 GPIO	Hi-Z	Hi-Z	保持之前状态	保持之前状态	Hi-Z / 内部输入固定为"0"

10. 电气特性

10.1. 最大绝对额定值

Symbol	Parameter	Min	Max	Unit	Reference
V _{CC}	外部主供电电压(包含DVCC和AVCC) *1,*2	-0.3	5.8	V	
V _I	输入电压*1	-0.3	5.8	V	
V _O	输出电压*1	-0.3	5.8	V	
I _{OL}	“L”电平最大输出电流*3	-	12.8	mA	12 mA IO
		-	5.1	mA	5 mA IO
I _{OLAV}	“L”电平平均输出电流*4	-	5	mA	
ΣI _{OL}	“L”电平总体最大输出电流	-	100	mA	
ΣI _{OLAV}	“L”电平总体平均输出电流*5	-	50	mA	
I _{OH}	“H”电平最大输出电流*3	-	-12.8	mA	12 mA IO
		-	-5.1	mA	5 mA IO
I _{OHAV}	“H”电平平均输出电流*4	-	-5	mA	
ΣI _{OH}	“H”电平总体最大输出电流	-	-100	mA	
ΣI _{OHAV}	“H”电平总体平均输出电流*5	-	-50	mA	
P _D	功耗	-	165	mW	
T _{STG}	存储温度	-55	+150	°C	

*1:参数是基于 DV_{SS}=0 V 的条件。

*2:DV_{CC}不可低于 DV_{SS}-0.3 V。

*3:最大输出电流规定单一引脚的峰值。

*4:平均输出电流规定在 100 ms 内流经单一引脚的平均电流。

*5:平均总输出电流规定在 100 ms 内流过所有引脚的平均电流。

注意:

- 如在半导体器件上施加的负荷(电压、电流、温度等)超过最大额定值, 将会导致该器件永久性损坏, 因此任何参数均不得超过其绝对最大额定值。

10.2. 推荐工作条件

(DV_{SS}=AV_{SS}=0.0 V)

参数	符号	条件	额定值		单位	参考
			最小值	最大值		
电源电压	DV _{CC}	-	2.7	5.5	V	
	AV _{CC}	必须与 DV _{CC} 相同	2.7	5.5	V	*3
外部低速晶振频率*2	F _{in}	-	-	-	kHz	典型值: 32.768 kHz
滤波电容	C _S	-	1	10	μF	电压调节器*1
工作温度	T _a	-	-40	+85	°C	

*1: 关于滤波电容的连接参考“使用注意事项”的“滤波电容引脚”部分

*2: 外部低速晶振需要提供典型的时钟频率为 32.768 kHz

*3: 建议使用相同的电源为 DV_{CC} 和 AV_{CC} 供电

注意:

- 推荐工作条件是确保半导体芯片正常工作的条件。在推荐工作条件的范围内，电气特性的所有规格值均可得到保证。务必在推荐工作条件下使用半导体芯片。超出该条件的使用可能会影响半导体的可靠性。
- 对于本数据手册中未记载的项目、使用条件或逻辑组合的使用，本公司不做任何保障。如果用户考虑在所列条件之外使用本芯片，请事前联系销售代表。

10.3. 直流特性

10.3.1. 电流特性

Parameter	Symbol (端口)	Conditions	HCLK 频率 ^{*4}	Typ ^{*1}	Max ^{*2}	Unit	Ref
工作电流	Icc (DVCC)	正常工作 (执行程 序在闪存 上)	PLL 模式 执行 NOP 指令 通过 CKENx 停止所有 外设的时钟	48MHz	11.8	12.4	mA ^{*3}
			内建高速振荡器模式 ^{*5} 执行 NOP 指令 通过 CKENx 停止所有 外设的时钟	4 MHz	1.5	2.1	mA ^{*3}
			外部高速晶振模式 执行 NOP 指令 内建高速振荡器停止 通过 CKENx 停止所有 外设的时钟	4 MHz	1.5	2.2	mA ^{*3}
			48MHz 外部时钟输入 执行 NOP 指令 内建高速振荡器停止 停止外设总线时钟 PCLK1	48 MHz	10.4	10.8	mA ^{*3}
			外部低速晶振模式 执行 NOP 指令 通过 CKENx 停止所有 外设的时钟	32.768 kHz	492	858	μA ^{*3}
			内建低速振荡器模式 执行 NOP 指令 通过 CKENx 停止所有 外设的时钟	32 kHz	503	853	μA ^{*3}
Iccs (DVCC)	CPU 休眠 模式	PLL 模式 通过 CKENx 停止所有 外设的时钟	48 MHz	2.4	3.0	mA	^{*3}
		内建高速振荡器模式 ^{*5} 通过 CKENx 停止所有 外设的时钟	4 MHz	0.7	1.3	μA	^{*3}
		外部高速晶振模式 通过 CKENx 停止所有 外设的时钟	4 MHz	0.9	1.7	μA	^{*3}

			外部低速晶振模式 通过 CKENx 停止所有外设的时钟	32.768 kHz	413	846	μA	*3
			内建低速振荡器模式 通过 CKENx 停止所有外设的时钟	32 kHz	407	844	μA	*3

*1 : Ta=+25°C, DVcc=AVcc=5.0 V

*2 : Ta=+85°C, DVcc=AVcc=5.0 V

*3 : 所有端口固定输出“L”

*4 : PCLK0 设置为 8 分频

*5 : 内建高速振荡器输出频率为 4MHz

Parameter	Symbol (端口)	Conditions			Typ	Max	Unit	Ref
供电电流	I _{CCH} (DVCC)	停止模式	Ta=25°C DVcc=AVcc=5.5 V		8.7	46	μA	*1
			Ta=25°C DVcc=AVcc=2.7 V		7.6	43	μA	*1

*1: 所有端口固定为输出“L”，低电压检测关闭，闪存待机模式。

低压检测电路工作电流

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

Parameter	Symbol	端口	Conditions	Typ	Max	Unit	Ref
低压检测电路电源电流	I _{CCLVD}	DVCC	正常工作	0.4	-	μA	

闪存工作电流

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

Parameter	Symbol	端口	Conditions	Typ	Max	Unit	Ref
闪存写入电流	I _{CCFP}	DVCC	当写入时	-	3.5	mA	按字节写入
闪存擦除电流	I _{CCFE}	DVCC	当擦除时	-	2	mA	片/全芯片擦除时

A/D 转换工作电流

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

Parameter	Symbol	端口	Conditions	Typ	Max	Unit	Ref
电源电流	I _{CCAD}	DVCC	正常工作	0.5	0.6	mA	

外设电流消耗

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40°C ~ +85°C)

时钟系统	外设功能	条件	工作频率 (MHz)					Unit	Ref
			4	8	16	32	48		
HCLK	通用 I/O 口	所有 IO 正常工作	0.02	0.04	0.08	0.16	0.36	mA	
PCLK1	复合定时器	4 通道正常工作	0.02	0.04	0.08	0.16	0.36	mA	
	A/D 转换器	1 单元正常工作	0.02	0.04	0.10	0.20	0.40		
	多功能通讯串口	1 通道正常工作	0.03	0.06	0.16	0.31	0.50		

10.3.2. 引脚特性

($DV_{CC}=AV_{CC}=2.7\text{ V} \sim 5.5\text{ V}$, $DV_{SS}=AV_{SS}=0\text{ V}$, $T_a=-40^\circ\text{C} \sim +85^\circ\text{C}$)

Parameter	Symbol	端口	Conditions	Min	Typ	Max	Unit	Ref
H 电平输入电压	V_{IH}	迟滞输入, MODE 引脚		3.15	-	-	V	
L 电平输入电压	V_{IL}	迟滞输入, MODE 引脚		-	-	1.35	V	
H 电平输出电压	V_{OH}	5 mA 类型	$I_{OH} = -5\text{mA}$	3.7	-	-	V	
		12mA 类型	$I_{OH} = -12\text{mA}$					
L 电平输出电压	V_{OL}	5 mA 类型	$I_{OL} = 5\text{ mA}$	DV_{SS}	-	0.5	V	
		12mA 类型	$I_{OL} = 12\text{mA}$					
输入漏电流	I_{IL}	-	-	-1	-	+1	μA	
上拉电阻	R_{PU}	上拉引脚	$V_{IN} = 0$	22	-	63	$\text{k}\Omega$	
输入电容	C_{IN}	除 DVCC, DVSS 外	-	-	-	10	pF	

10.4. 交流特性


10.4.1. 外部高速晶振特性

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

参数	符号	端口	条件	规格值		单位	参考
				最小值	最大值		
输入频率	F _{CH}	XHI, XHO	-	4	48	MHz	当外接高速晶振时
			-	4	48	MHz	当外接高速时钟时
输入时钟周期	t _{CY LH}	XHI, XHO	-	20.83	250	ns	当外接高速时钟时
输入时钟占空比	-		PWH/t _{CY LH} , PWL/t _{CY LH}	45	55	%	当外接高速时钟时
输入时钟上升下降时间	t _{CF} , t _{CR}	XHI, XHO	-	-	5	ns	当外接高速时钟时
内部电路工作时钟 ^{*1} 频率	F _{CM}	-	-	-	48	MHz	主时钟
	F _{CC}	-	-	-	48	MHz	基本时钟 (HCLK/FCLK)
	F _{CP0}	-	-	-	48	MHz	APB0 总线时钟 ^{*2}
	F _{CP1}	-	-	-	38	MHz	APB1 总线时钟 ^{*2}
内部电路工作时钟 ^{*1} 周期	t _{CY CC}	-	-	20.83	-	ns	基本时钟 (HCLK/FCLK)
	t _{CY CP0}	-	-	20.83	-	ns	APB0 总线时钟 ^{*2}
	t _{CY CP1}	-	-	20.83	-	ns	APB1 总线时钟 ^{*2}

*1:关于内部工作时钟的细节参考本系列产品“用户手册”的“时钟”。

*2:关于哪些外设挂载于外设总线上的外设细节参考“框图”。




10.4.2. 外部低速晶振特性

($DV_{CC}=AV_{CC}=2.7\text{ V} \sim 5.5\text{ V}$, $DV_{SS}=AV_{SS}=0\text{ V}$, $T_a=-40^\circ\text{C} \sim +85^\circ\text{C}$)

参数	符号	端口	条件	规格值			单位	参考
				最小值	典型值	最大值		
输入频率	$1/t_{CYLL}$	XLI, XLO	-	-	32.768	-	kHz	当外接低速晶振时 ^{*1}
			-	32	-	50	kHz	当外接低速时钟时
输入时钟周期	t_{CYLL}	XLI, XLO	-	20	-	31.25	μs	当外接低速时钟时
			PWH/tCYLL, PWL/tCYLL	45	-	55	%	当外接低速时钟时

*1: 关于外部低速时钟的使用参考第8节“使用注意事项”。



10.4.3. 内建振荡器特性

内建高速振荡器

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

参数	符号	条件	规格值			单位	参考
			最小值	典型值	最大值		
时钟频率	F _{CRH}	Ta = +25°C,	3.96	4	4.04	MHz	校正后 ^{*1}
		Ta = -40°C ~ +85°C	3.92	4	4.08		
		Ta = -40°C ~ +85°C	2.5	4	6.25		未校正的
频率稳定时间	t _{CRWT}	-	-	-	5	μs	^{*2}
					50	μs	如果修改校准值. ^{*2}

*1: 当使用出厂时写入闪存中的校正值时。

*2: 指从设定/修改校正值到高速振荡器频率稳定时间。

当频率稳定时间等待过后，才可以将该高速振荡时钟作为系统工作时钟。

内建低速振荡器

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

参数	符号	条件	规格值			单位	参考
			最小值	典型值	最大值		
时钟频率	F _{CRL}	-	20.5	32	50.1	kHz	

10.4.4. PLL 特性

参数	符号	条件	规格值			单位	参考
			最小值	典型值	最大值		
电源	AV _{CC} /DV _{CC}		2.7	5.0	5.5	V	
输出频率	F _{out}		8	-	48	MHz	
周期抖动	P _j		-	-	0.025/F _{out}		
输出占空比	Duty		48%	-	52%		
锁定时间	T _{lock(1)}	输入频率 4MHz	-	100	200	us	
电流	I _{dd(2)}	输出频率 48MHz	-	500	-	μA	

10.4.5. 复位输入特性


(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40°C ~ +85°C)

参数	符号	端口	条件	规格值		单位	参考
				最小值	最大值		
复位输入持续时间	t _{RSTB}	RSTB	-	500	-	ns	

10.4.6. 上电复位时序

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40°C ~ +85°C)

参数	符号	端口	规格值		单位	参考
			最小值	最大值		
电源上升时间	Tr	DV _{CC}	0	-	ms	
电源切断时间	Toff		1	-	ms	
上电复位释放等待时间	Tprt		2.0	3.0	ms	



注释


- DV_{CC}_最低限度: 推荐工作条件下的最低 DV_{CC} 电压。
- VDH_最低限度: 低电压检测产生复位的最低设置电压, 参考“低电压检测特性”。

10.4.7. 复合定时器输入时序

定时器输入时序

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)


参数	符号	端口	条件	规格值		单位	参考
				最小值	最大值		
输入脉冲宽度	t _{TIWH} , t _{TIWL}	TIOAn/TIOBn (用作 ECK, TIN 时)	-	2 t _{CYCP}	-	ns	



触发输入时序

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

参数	符号	端口	条件	规格值		单位	参考
				最小值	最大值		
输入脉冲宽度	t _{TRGH} , t _{TRGL}	TIOAn/TIOBn (用作 TGIN 时)	-	2 t _{CYCP}	-	ns	



注意:

- tCYCP 指外设总线时钟周期。
- 关于复合定时器在外设总线上的挂载情况参考“框图”。

10.4.8. 外部输入时序


(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40°C ~ +85°C)

参数	符号	端口	条件	额定值		单位	参考
				Min	Max		
输入脉冲宽度	t_{INH}, t_{INL}	INT00 到 INT15, NMIX	-	2 tCYCP +100 ^{*1}	-	ns	端口中断, NMI 输入
				500 ^{*2}			
TIMER4 外部时钟输入频率	fEXCK	EXCK0_*	-	-	fPCLK/2	Hz	*3

*1:tCYCP 是指外设系统时钟 PCLK 的周期时间(非停止模式)。

*2:停止模式时。

*3: fPCLK 是指外设系统时钟 PCLK 的频率。



10.4.9. UART/SPI 时序



同步串行(SPI MODE=0, CINV=0)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40° C ~ +85° C)

参数	符号	端口	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t _{SCYC}	SCKx	内部移位时钟	4 t _{CYCP}	-	4 t _{CYCP}	-	ns
SCK ↓ → SOT 延迟时间	t _{SLOVI}	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↑ 建立时间	t _{IVSHI}	SCKx, SINx		50	-	30	-	ns
SCK ↑ → SIN 保持时间	t _{SHIXI}	SCKx, SINx		0	-	0	-	ns
串行时钟 “L” 脉冲宽度	t _{SLSH}	SCKx	外部移位时钟	2 t _{CYCP} - 10	-	2 t _{CYCP} - 10	-	ns
串行时钟 “H” 脉冲宽度	t _{SHSL}	SCKx		t _{CYCP} + 10	-	t _{CYCP} + 10	-	ns
SCK ↓ → SOT 延迟时间	t _{SLOVE}	SCKx, SOTx		-	50	-	30	ns
SIN → SCK ↑ 建立时间	t _{IVSHE}	SCKx, SINx		10	-	10	-	ns
SCK ↑ → SIN 保持时间	t _{SHIXE}	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

注意:

- 指时钟同步模式下的交流特性。
- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 本特性仅保证相同重定位端口号, 比如 SCLKx_0 与 SOTx_1 组合不为保证对象。
- 外部负载电容 CL=30 pF。





同步串行 (SPI MODE=0, CINV=1)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	端口	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t _{SCYC}	SCKx	内移位时时钟	4 t _{CYCP}	-	4 t _{CYCP}	-	ns
SCK ↑ → SOT 延迟时间	t _{SHOVI}	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓ 建立时间	t _{IVSLI}	SCKx, SINx		50	-	30	-	ns
SCK ↓ → SIN 保持时间	t _{SLIXI}	SCKx, SINx		0	-	0	-	ns
串行时钟 “L” 脉冲宽度	t _{SLSH}	SCKx	外部移位时钟	2 t _{CYCP} - 10	-	2 t _{CYCP} - 10	-	ns
串行时钟 “H” 脉冲宽度	t _{SHSL}	SCKx		t _{CYCP} +10	-	t _{CYCP} +10	-	ns
SCK ↑ → SOT 延迟时间	t _{SHOVE}	SCKx, SOTx		-	50	-	30	ns
SIN → SCK ↓ 建立时间	t _{IVSLE}	SCKx, SINx		10	-	10	-	ns
SCK ↓ → SIN 保持时间	t _{SLIXE}	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

注意：

- 指时钟同步模式下的交流特性。
- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 本特性仅保证相同重定位端口号，比如 SCLKx_0 与 SOTx_1 组合不为保证对象。
- 外部负载电容 CL=30 pF。





同步串行 (SPIMODE=1, CINV=0)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	端口	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t _{SCYCY}	SCKx	内部移位时钟	4 t _{CYCP}	-	4 t _{CYCP}	-	ns
SCK ↑ → SOT 延迟时间	t _{SHOVI}	SCKx, SOTx		- 30	+ 30	- 20	+ 20	ns
SIN → SCK ↓建立时间	t _{IVSLI}	SCKx, SINx		50	-	30	-	ns
SCK ↓ → SIN 保持时间	t _{SLIXI}	SCKx, SINx		0	-	0	-	ns
SOT → SCK ↓延迟时间	t _{SOVLI}	SCKx, SOTx		2 t _{CYCP} - 30	-	2 t _{CYCP} - 30	-	ns
串行时钟 “L” 脉冲宽度	t _{SLSH}	SCKx	外部移位时钟	2 t _{CYCP} - 10	-	2 t _{CYCP} - 10	-	ns
串行时钟 “H” 脉冲宽度	t _{SHSL}	SCKx		t _{CYCP} +10	-	t _{CYCP} +10	-	ns
SCK ↑ → SOT 延迟时间	t _{SHOVE}	SCKx, SOTx		-	50	-	30	ns
SIN → SCK ↓建立时间	t _{IVSLE}	SCKx, SINx		10	-	10	-	ns
SCK ↓ → SIN 保持时间	t _{SLIXE}	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	t _F	SCKx		-	5	-	5	ns
SCK 上升时间	t _R	SCKx		-	5	-	5	ns

注意:

- 指时钟同步模式下的交流特性。
- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 本特性仅保证相同重定位端口号, 比如 SCLKx_0 与 SOTx_1 组合不为保证对象。
- 外部负载电容 CL=30 pF。




同步串行(SPI MODE=1, CINV=1)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40° C ~ +85° C)


参数	符号	端口	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
				最小值	最大值	最小值	最大值	
串行时钟周期时间	t _{SCYCP}	SCKx	内部移位时钟	4 t _{SCYCP}	-	4 t _{SCYCP}	-	ns
SCK ↓ → SOT 延迟时间	t _{SLOVI}	SCKx, SOTx		-30	+30	-20	+20	ns
SIN → SCK ↑ 建立时间	t _{IVSHI}	SCKx, SINx		50	-	30	-	ns
SCK ↑ → SIN 保持时间	t _{SHIXI}	SCKx, SINx		0	-	0	-	ns
SOT → SCK ↑ 延迟时间	t _{SOVHI}	SCKx, SOTx		2 t _{SCYCP} - 30	-	2 t _{SCYCP} - 30	-	ns
串行时钟 “L” 脉冲宽度	t _{SLSH}	SCKx	外部移位时钟	2 t _{SCYCP} - 10	-	2 t _{SCYCP} - 10	-	ns
串行时钟 “H” 脉冲宽度	t _{SHSL}	SCKx		t _{SCYCP} +10	-	t _{SCYCP} +10	-	ns
SCK ↓ → SOT 延迟时间	t _{SLOVE}	SCKx, SOTx		-	50	-	30	ns
SIN → SCK ↑ 建立时间	t _{IVSHE}	SCKx, SINx		10	-	10	-	ns
SCK ↑ → SIN 保持时间	t _{SHIXE}	SCKx, SINx		20	-	20	-	ns
SCK 下降时间	tF	SCKx		-	5	-	5	ns
SCK 上升时间	tR	SCKx		-	5	-	5	ns

注意:

- 指时钟同步模式下的交流特性。
- t_{SCYCP}指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 本特性仅保证相同重定位端口号,比如 SCLKx_0 与 SOTx_1 组合不为保证对象。
- 外部负载电容 CL=30 pF。



位 $\text{MSS} = 0$



位 $\text{MSS} = 1$

同步串行 SPI 片选功能 (SPIMODE=1, CINV=0, MSS=0, CSLVS=1)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V)

参数	符号	条件	DV _{CC} <4.5 V		DV _{CC} ≥4.5 V		单位
			最小值	最大值	最小值	最大值	
SCS↓→SCK↓ 建立时间	t _{CSSI}	内部以为时钟	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↑ 保持时间	t _{CSHI}		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 片选释放时间	t _{CSDI}		(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	ns
SCS↓→SCK↓ 建立时间	t _{CSSS}	外部移位时钟	3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCK↑→SCS↑ 保持时间	t _{CSHS}		0	-	0	-	ns
SCS 片选释放时间	t _{CSDS}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCS↓→SOT 延迟时间	t _{DSE}		-	40	-	40	ns
SCS↑→SOT 延迟时间	t _{DEE}		0	-	0	-	ns


*1: 寄存器 CSSDLY 值 × 串行片选操作时钟周期[ns]

*2: 寄存器 CSHDLY 值 × 串行片选操作时钟周期[ns]

*3: 寄存器 CSDS 值 × 串行片选操作时钟周期[ns]

注意:

- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 关于 CSSDLY, CSHDLY, CSDS, 片选操作时钟信息参考“用户手册”。
- 外部负载电容 CL=30 pF。



同步串行 SPI 片选功能 (SPIMODE=1, CINV=1, MSS=0, CSLVS=1)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V)

参数	符号	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单 位
			最小值	最大值	最小值	最大值	
SCS↓→SCK↑ 建立时间	t _{CSSI}	内部移位时钟	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↓→SCS↑ 保持时间	t _{CSHI}		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 片选释放时间	t _{CSDI}		(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	ns
SCS↓→SCK↑建立时间	t _{C SSE}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCK↓→SCS↑保持时间	t _{C SHE}		0	-	0	-	ns
SCS 片选释放时间	t _{C SDE}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCS↓→SOT 延迟时间	t _{DSE}	外部移位时钟	-	40	-	40	ns
SCS↑→SOT 延迟时间	t _{DEE}		0	-	0	-	ns



*1: 寄存器 CSSDLY 值 × 串行片选操作时钟周期[ns]

*2: 寄存器 CSHDLY 值 × 串行片选操作时钟周期[ns]

*3: 寄存器 CSDS 值 × 串行片选操作时钟周期[ns]

注意:

- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 关于 CSSDLY, CSHDLY, CSDS, 片选操作时钟信息参考“用户手册”。
- 外部负载电容 CL=30 pF。



同步串行 SPI 片选功能(SPI MODE=1, CINV=0, MSS=0, CSLVS=0)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V)

参数	符号	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
			最小值	最大值	最小值	最大值	
SCS↑→SCK↓建立时间	t _{CSSI}	内部移位时钟	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↓保持时间	t _{CSHI}		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 片选释放时间	t _{CSDI}		(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	ns
SCS↑→SCK↓建立时间	t _{C SSE}	外部移位时钟	3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCK↑→SCS↓保持时间	t _{C SHE}		0	-	0	-	ns
SCS 片选释放时间	t _{C SDE}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCS↑→SOT 延迟时间	t _{DSE}		-	40	-	40	ns
SCS↓→SOT 延迟时间	t _{DEE}		0	-	0	-	ns



*1: 寄存器 CSSDLY 值 × 串行片选操作时钟周期[ns]

*2: 寄存器 CSHDLY 值 × 串行片选操作时钟周期[ns]

*3: 寄存器 CSDS 值 × 串行片选操作时钟周期[ns]

注意:

- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 关于 CSSDLY, CSHDLY, CSDS, 片选操作时钟信息参考“用户手册”。
- 外部负载电容 CL=30 pF。



同步串行 SPI 片选功能 (SPIMODE=1, CINV=1, MSS=0, CSLVS=0)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V)

参数	符号	条件	DV _{CC} < 4.5 V		DV _{CC} ≥ 4.5 V		单位
			最小值	最大值	最小值	最大值	
SCS↑→SCK↑ 建立时间	t _{CSSI}	内部移位 时钟	(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↓→SCS↓ 保持时间	t _{CSHI}		(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS 片选释放时间	t _{CSDI}	外部移位 时钟	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	(*3)-50 +5t _{CYCP}	(*3)+50 +5t _{CYCP}	ns
SCS↑→SCK↑建立时间	t _{CSSSE}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCK↓→SCS↓保持时间	t _{CSHE}	外部移位 时钟	0	-	0	-	ns
SCS 片选释放时间	t _{CSDDE}		3t _{CYCP} +30	-	3t _{CYCP} +30	-	ns
SCS↑→SOT 延迟时间	t _{DSE}		-	40	-	40	ns
SCS↓→SOT 延迟时间	t _{DEE}		0	-	0	-	ns



*1: 寄存器 CSSDLY 值 × 串行片选操作时钟周期[ns]

*2: 寄存器 CSHDLY 值 × 串行片选操作时钟周期[ns]

*3: 寄存器 CSDS 值 × 串行片选操作时钟周期[ns]

注意:


- t_{CYCP} 指外设总线时钟周期时间。
- 关于多功能通讯串口在外设总线上的挂载情况参考“框图”。
- 关于 CSSDLY, CSHDLY, CSDS, 片选操作时钟信息参考“用户手册”。
- 外部负载电容 CL=30 pF。



外部时钟 (CSS=1): 仅异步通讯时

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	条件	额定值		单位	参考
			最小值	最大值		
串行时钟 “L” 脉冲宽度	t _{SLSH}	$C_L=30\text{ pF}$	t _{CYCP} +10	-	ns	
串行时钟 “H” 脉冲宽度	t _{SHSL}		t _{CYCP} +10	-	ns	
SCK 下降时间	t _F		-	5	ns	
SCK 上升时间	t _R		-	5	ns	



10.4.10. I2C 时序

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	条件	标准模式		高速模式		单位	参考
			最小值	最大值	最小值	最大值		
SCL 时钟频率	F _{SCL}	CL=30 pF, R=(V _p /I _{OL}) ^{*1}	0	100	0	400	kHz	
(重复)“启动”条件保持时间 SDA ↓ → SCL ↓	t _{HDSTA}		4.0	-	0.6	-	μs	
SCL 时钟 “L” 电平宽度	t _{LOW}		4.7	-	1.3	-	μs	
SCL 时钟 “H” 电平宽度	t _{HIGH}		4.0	-	0.6	-	μs	
(重复)“启动”建立时间 SCL ↑ → SDA ↓	t _{SUSTA}		4.7	-	0.6	-	μs	
Data 保持时间 SCL ↓ → SDA ↓ ↑	t _{HDDAT}		0	3.45 ^{*2}	0	0.9 ^{*3}	μs	
Data 建立时间 SDA ↓ ↑ → SCL ↑	t _{SUDAT}		250	-	100	-	ns	
“停止”条件建立时间 SCL ↑ → SDA ↑	t _{SUSTO}		4.0	-	0.6	-	μs	
“停止”条件和“启动”条件间的总线空闲时间	t _{BUFF}		4.7	-	1.3	-	μs	
噪声滤波器	t _{SP}	8 MHz ≤ t _{CYCP} ≤ 40 MHz	2 t _{CYCP} ^{*4}	-	2 t _{CYCP} ^{*4}	-	ns	


*1: R 指 SCL, SDA 总线上的上拉电阻, CL 指 SCL, SDA 总线上的负载电容. V_p 指上拉电阻的电源电压,

I_{OL} 指 VOL 保证电流。

*2: 仅在芯片保持 SCL 信号在”L”(t_{LOW})未扩展期间才可使用最大 t_{HDDAT}。

*3: 高速模式 I2C 总线芯片可用于标准模式 I2C 总线系统, 但必须满足 t_{SUDAT} ≥ 250ns 的要求。

*4: t_{CYCP} 是指外设系统时钟的周期时间。使用 I2C 时, 请将外设总线时钟设定在 8 MHz 以上。




10.4.11. 串行线调试接口时序

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40° C ~ +85° C)

参数	符号	端口	条件	额定值		单位	参考
				最小值	最大值		
SWDIO 建立时间	t _{sws}	SWCLK, SWDIO	-	15	-	ns	
SWDIO 保持时间	t _{swh}	SWCLK, SWDIO	-	15	-	ns	
SWDIO 延迟时间	t _{swd}	SWCLK, SWDIO	-	-	45	ns	

注意：

- 外部负载电容 CL=30 pF 时



10.5. 12 位 A/D 转换器

A/D 转换器电气特性（暂定）

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40° C ~ +85° C)

参数	符号	条件	额定值			单位
			最小值	典型值	最大值	
输入电压	VADCIN	单端	0		VADCREFIN	V
驱动能力	VADCIN				500	ohm
外部参考电压	VADCREFIN	单端	0		AVCC	V
驱动能力	VADCREFIN				500	ohm
AVCC 参考电压	VAVCCREF		AVCC	AVCC	AVCC	V
无基准信号动态电流	IADC	1MSample/s AVCC>=3V		0.5	0.6	mA
无基准信号动态电流	IADC	500kSample/s 3V>AVCC>2.7V		0.5	0.6	mA
ADC 输入电容	CADCIN			16	19.2	pF
ADC 时钟频率	FADCLK			24M	24M	Hz
捕捉时间	TADCACQ		4	8	12	cycles
转换时间	TADCCONV		20	24	28	cycles
有效位	ENOB	1MSample/s		10		Bits
信噪比	SNDR		65	72		dB
差分非线性	DNL		-1		1	LSB
积分非线性	INL		-3		3	LSB
补偿误差	EO			0		LSB
增益误差	EG			0		LSB
丢失码	MC			12		Bits


1. 由设计保证，不在生产中测试。
2. 为保证转换精度，应避免在 I/O 翻转时进行 ADC 采样。

12 位 A/D 转换器的术语定义

- 分辨率：分辨率是 A/D 转换器分辨出的模拟偏差的等级。
- 线性误差：线性误差是指实际转换值偏移直线的误差。

该直线连接器件上的零转换点(0b0000000000000000 \longleftrightarrow 0b00000000000001)和同一器件上的全面转换点(0b111111111110 \longleftrightarrow 0b111111111111)

- 差分线性误差：指用一个 LSB 改变输出码所需输入电压偏移理想值的误差。



*1 如果应用中不选择 Avref, Avref = DV_{CC}

$$\text{数字输出 N 的积分非线性误差} = \frac{V_{NT} - \{1\text{LSB} \times (N-1) + V_{ZT}\}}{1\text{LSB}} [\text{LSB}]$$

$$\text{数字输出 N 的差分非线性误差} = \frac{V_{(N+1)T} - V_{NT}}{1\text{LSB}} - 1 [\text{LSB}]$$

$$1\text{LSB} = \frac{V_{FST} - V_{ZT}}{4094}$$

N : A/D 转换器的数字输出值

V_{OT} : 数字输出由 0x000 到 0x001 变换的电压

V_{FST} : 数字输出由 0xFFE 到 0xFFFF 变换的电压

V_{NT} : 数字输出由 0x(N-1) 到 0xN 变换的电压

10.6. 模拟电压比较器

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	条件	额定值			单位
			最小值	典型值	最大值	
输入电压范围	V _{in}		0	-	DV _{CC}	V
外部基准电压输入范围	V _{cm}		0	-	DV _{CC}	V
工作电流	I _{vc}	与内部产生的基准电压做比较	-	25		μA
		与外部电压源的基准电压做比较	-	5		μA
参考电压建立时间	T _{start}	内部参考电压(BGR)建立时间	-	-	30	μS
		电压比较器建立时间	-	-	10	μS
偏置电压	V _{off}	单端	-	12		mV
		差分	-	12		mV
迟滞电压	V _{hyst}		10	20	30	mV
比较输出滤波宽度	T _{filter}	VC_ response = 000	-	13		μS
		VC_ response = 001	-	27		μS
		VC_ response = 010	-	53		μS
		VC_ response = 011	-	213		μS
		VC_ response = 100	-	0.852		mS
		VC_ response = 101	-	3.410		mS
		VC_ response = 110	-	13.640		mS
		VC_ response = 111	-	54.559		mS

10.7. 运算放大器

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=-40° C ~ +85° C)

参数	符号	条件	额定值			单位
			最小值	典型值	最大值	
输入电压	V _i		0	-	DVCC-1.3	V
输出电压	V _o		0	-	DVCC	V
输出电流	I _o		-30	-	30	mA
初始化时间	T _{start}			3	5	us
输入失调电压	V _{io}	V _{ic} =DVCC/2, V _o =DVCC/2, RL=10kΩ, RS=50Ω		0.2	4.5	mV
相位范围	PM	RL=10kΩ, CL=20pF	62.2	79	-	deg
增益范围	GM	RL=10kΩ, CL=20pF	9.1	14.9	-	dB
单位增益带宽	UGBW	RL=10kΩ, CL=20pF	DVCC=2.7V DVCC=5V	4.3 4.5	-	MHz

- 由设计保证，不在生产中测试。

10.8. 低电压检测特性

10.8.1. 低电压检测(LVD1/LVD2)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	条件	额定值			单位	参考
			最小值	典型值	最大值		
LVD 掉电检测响应时间	Tdown		4	-	120	μs	
LVD 检测精度	Vacc		-50	-	+50	mV	
LVD 关断/选择响应时间	TLVDW		4	-	120	μs	

注意:

- 关于 LVD 的具体信息考本系列产品“用户手册”中的“低电压检测”。

10.8.2. 低电压检测阈值表(LVD1/LVD2)

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

下降沿检测电压范围

参数	符号	条件	典型值	单位
下降沿检测电压	VD	LVD1_SVHD=00000	2.7	V
		LVD1_SVHD=00001	2.8	V
		LVD1_SVHD=00010	3.0	V
		LVD1_SVHD=00011	3.2	V
		LVD1_SVHD=00100	3.6	V
		LVD1_SVHD=00101	3.7	V
		LVD1_SVHD=00110	4.0	V
		LVD1_SVHD=00111	4.1	V
		LVD1_SVHD=01000	4.2	V

上升沿检测电压范围

参数	符号	条件	典型值	单位
上升沿检测电压	VR	LVD1_SVHR=00000	2.8	V
		LVD1_SVHR=00001	3.0	V
		LVD1_SVHR=00010	3.2	V
		LVD1_SVHR=00011	3.6	V
		LVD1_SVHR=00100	3.7	V
		LVD1_SVHR=00101	4.0	V
		LVD1_SVHR=00110	4.1	V
		LVD1_SVHR=00111	4.2	V
		LVD1_SVHR=01000	4.3	V

注意:

- 关于 LVD 的具体信息考本系列产品“用户手册”中的“低电压检测”。

10.9. 闪存擦/写特性

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	额定值		单位	参考
	最小值	最大值		
页擦除时间	4	5	ms	除去内部的擦除前写入时间
字节(8位)写入时间	6	7.5	μs	除去系统级开销时间
整片擦除时间	20	40	ms	除去内部的擦除前写入时间

擦/写周期和数据保持时间（目标值）

参数	最小值	最大值	单位	参考
擦/写次数	20,000	-	周期	
保持时间	100	-	年	25°C
	25	-		85°C

10.10. 低功耗模式返回时间

10.10.1. 返回因子：中断/端口唤醒

下表中返回时间指的是接收返回因子到启动程序执行时间。

返回计数时间

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)

参数	符号	额定值		单位	参考
		典型值	最大值 ^{*1}		
休眠模式		6*HCLK	7*HCLK	μs	
定时器模式	Ticnt	38 ^(*3)	71	μs	
停止模式		38+toscwT ^(*2*4)	71+toscwT ^(*2*4)	μs	计数时间因时钟不同而不同


*1: 最大值取决于环境因素。

*2: toscwt: 晶振稳定时间。

*3: 指内部高速振荡时钟模式。


*4: 指非内部高速振荡时钟模式。

低功耗模式返回示例(端口中断 INTx^{*1})



*1: 设置为下降沿触发模式。

低功耗模式返回示例(内部外设资源中断^{*1})



*1: 内部外设资源中断未包含在低功耗返回因子中

注意:

- 不同的低功耗模式下，返回因子不同。
具体参考本系列产品“用户手册”中的“低功耗模式”章节。
- 获取中断后的CPU操作取决于进入低功耗模式前的状态。
具体参考本系列产品“用户手册”中的“低功耗模式”章节。

10.10.2. 返回因子：复位

下表中返回时间指的是复位释放后到启动程序执行时间。


返回计数时间

(DV_{CC}=AV_{CC}=2.7 V ~ 5.5 V, DV_{SS}=AV_{SS}=0 V, Ta=- 40° C ~ +85° C)


参数	符号	额定值		单位	参考
		典型值	最大值		
休眠模式	Trcnt	10 * ¹ 40 * ²	70	μs	*1: 内部高速振荡器开启 *2: 内部高速振荡器关闭
定时器模式 停止模式		38	85	μs	

*: 最大值取决于内部振荡器的精度.

低功耗模式返回示例(端口 RSTB 复位)



低功耗模式返回示例(内部外设资源复位^{*1})



*1: 内部外设资源复位未包含在低功耗返回因子中。

注意:

- 不同的低功耗模式下，返回因子不同，
具体参考本系列产品“用户手册”中的“低功耗模式”章节。
- 获取中断后的CPU操作取决于进入低功耗模式前的状态，
具体参考本系列产品“用户手册”中的“低功耗模式”章节。
- 上电复位和低电压检测复位不包含于表中，具体参考“上电复位时序”和“低电压检测特性”。
- 当系统从复位恢复后，CPU进入内部高速振荡器时钟模式。如果需要切换到外部高速晶振模需要加上高速时钟稳定寄存器所设定的时间。
- 内部外设资源复位指监视定时器复位和时钟监视器复位。

10.11. ESD 特性




使用特定的测量方法，对芯片进行强度测试，以确定芯片的电器敏感性方面的性能。

符号	参数	条件	典型值	最大值	单位
V _{ESD(HBM)}	静态放电电压(人体模型)	T _A =+25°C, JESD22-A114	2000		V
V _{ESD(CDM)}	静态放电电压(充电设备模型)	T _A =+25°C, JESD22-C101	1000		V
V _{ESD(MM)}	静态放电电压(机器模型)	T _A =+25°C, JESD22-A115C	200		V
LU	静态 Latch-Up	T _A =+25°C, JESD78E	200		mA

11. 封装信息


11.1. 封装尺寸

LQFP64 封装




Symbol	LQFP64 (7x7)		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.16	--	0.24
b1	0.15	0.18	0.21
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.40BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0°	--	7°

LQFP32 封装




DETAIL: F



SECTION B-B


Symbol	LQFP32 (7x7)		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.33	--	0.41
b1	0.32	0.35	0.38
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.80BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0°	--	7°

TQFP48 封装




Symbol	TQFP48 (7x7)		
	Min	Nom	Max
A	--	--	1.20
A1	0.05	--	0.15
A2	0.95	1.00	1.05
A3	0.39	0.44	0.49
b	0.18		0.26
b1	0.17	0.20	0.23
c	0.13	--	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.50BSC		
L	0.45	0.60	0.75
L1	1.00REF		
θ	0	--	7°

DETAIL: F



QFN48 封装



Symbol	QFN48 (7x7)		
	Min	Nom	Max
A	0.70	0.75	0.80
A1	--	0.02	0.05
b	0.18	0.25	0.30
b1	0.11	0.16	0.21
c	0.18	0.20	0.23
D	6.90	7.00	7.10
D2	5.30	5.40	5.50
e	0.50BSC		
Ne	5.50BSC		
Nd	5.50BSC		
E	6.90	7.00	7.10
E2	5.30	5.40	5.50
L	0.35	0.40	0.45
h	0.30	0.35	0.40
h1	0.03REF		
h2	0.10REF		


L/F 载体尺寸	Symbol	Millimeter
224* 224	D2	5.40±0.10
	E2	5.40±0.10
232* 232	D2	5.60±0.10
	E2	5.60±0.10

11.2. 丝印说明


以下给出各封装正面丝印的 Pin 1 位置和信息说明。

LQFP64 封装 (7mm x 7mm) / TQFP48 封装 (7mm x 7mm)

LQFP32 封装 (7mm x 7mm)



QFN48 封装 (7mm x 7mm)



注意：

- 上图空白框表示与生产相关的可选标记，本节不作说明。

12. 订购信息

Part number	HC32M140KATA - LQ64	HC32M140J8TA - TQFP48	HC32M140J8UA - QFN48	HC32M140F8TA - LQ32
PKG	LQFP64 7*7	TQFP48 7*7	QFN48 7*7	LQFP32 7*7
工作电压	2.7-5.5V	2.7-5.5V	2.7-5.5V	2.7-5.5V
主频 2%	48MHz	48MHz	48MHz	48MHz
Flash	128KByte	64KByte	64KByte	64KByte
RAM	8K	8K	8K	8K
DMAC	2	2	2	2
I/O	55	41	41	26
大电流IO	8	8	8	8
EXINT	16	16	16	16
ADC (12bit)	16ch	16ch	16ch	12ch
VC	1	1	1	1
OPA	2	2	2	2
Timer 4 (电机控制)	1	1	1	1
CT (PWM/PWC/PPG/RT)	4	4	4	4
SPI/I2C/UART	4	4	4	4
IrDA	1	1	1	1
Unique ID	80bit	80bit	80bit	80bit
WDT	2	2	2	2
IAP/ISP	√	√	√	√

注意

- 关于其他外设资源及系列产品选型速查表，请联系市场部门。

13. 版本记录 & 联系方式

版本	修订日期	修订内容摘要
Rev1.0	2018/7/24	初版发布。
Rev1.1	2018/12/6	1.更新引脚说明；2.增加外部输入时序；3.增加 ADC 和 OPA 的使用说明；4.增加第 12 章“订购信息”；5.更新封装尺寸。
Rev1.2	2020/1/10	1.增加 ESD 特性；2.增加丝印说明。



如果您在购买与使用过程中有任何意见或建议，请随时与我们联系。

Email: mcu@hdsc.com.cn

网址: www.hdsc.com.cn

通信地址: 上海市张江镇中科路 1867 号 A 座 10 层

邮编: 201203

